列印列印
  【2017/09/12】
台積7奈米CCIX晶片,明年量產
【時報-台北電】晶圓代工龍頭台積電昨(11)日宣布與賽靈思(Xilinx)、安謀(ARM)、益華電腦(Cadence)共同發表全球首款加速器專屬快取互連一致性測試晶片(Cache Coherent Interconnect for Accelerators,CCIX),該晶片採用台積電的7奈米鰭式場效電晶體(FinFET)製程技術,將於2018年正式量產。 

 該測試晶片是提供概念驗證的矽晶片,展現CCIX的各項功能,證明多核心高效能ARM架構中央處理器(CPU)核心能透過互連架構和晶片外的可程式邏輯閘陣列(FPGA)加速器同步運作。



  由於電力與空間的侷限,資料中心各種加速應用的需求也持續攀升。像是大數據分析、搜尋、機器學習、無線4G/5G網路連線、全程在記憶體內運行的資料庫處理、影像分析、以及網路處理等應用,都能透過加速器引擎受益,使資料在各系統元件間無縫移轉。無論資料存放在哪裡,CCIX都能在各元件端順利存取與處理資料,不受資料存放位置的限制,亦不需要複雜的程式開發環境。 

 CCIX可充分運用既有的伺服器互連基礎設施,還提供更高的頻寬、更低的延遲、以及共用快取記憶體的資料同步性。這不僅大幅提升加速器的實用性以及資料中心平台的整體效能與效率,亦能降低切入現有伺服器系統的門檻,以及改善加速系統的總體擁有成本(TCO)。 

 這款採用台積電7奈米製程的測試晶片將以ARM最新DynamIQ CPUs核心為基礎,並採用CMN-600互連晶片內部匯流排以及實體物理矽智財(IP)。為驗證完整子系統,Cadence還提供關鍵輸出入埠(I/O)以及記憶體子系統,其中包括CCIX IP 解決方案的控制器與實體層、PCIe 4.0/3.0 IP解決方案的控制器與實體層、DDR4實體層、包括I2C、SPI、QSPI在內的周邊IP、以及相關的IP驅動器。 

 合作的廠商運用Cadence的驗證與實體設計工具實現測試晶片。測試晶片透過CCIX晶片對晶片互連一致協定,可連線到賽靈思的16奈米Virtex UltraScale+ FPGA。測試晶片預計於2018年第1季初投片,量產晶片預訂於2018下半年開始出貨。 

 台積電研究發展/設計暨技術平台副總經理侯永清表示,人工智慧與深度學習將對包括媒體、消費電子、以及醫療等產業產生重大衝擊。台積電最先進的7奈米FinFET製程技術提供高效能與低功耗等利益,能滿足這些市場對於各種高效能運算(HPC)應用的產品需求。(新聞來源:工商時報─涂志豪/台北報導)
本新聞內容由【時報資訊股份有限公司】取得合法授權
除經本公司同意,本網站僅供您個人及非商業目的之使用。您不得修改、拷貝、散佈、傳送、展示、執行、授權、製作衍生著作、移轉或銷售取自於本網站之任何資料、軟體、產品或服務。
更多新聞請參考大中華知識銀行